【導(dǎo)讀】長期以來，Achronix為不同行業(yè)的數(shù)據(jù)密集型和高帶寬應(yīng)用提供了創(chuàng)新性的FPGA產(chǎn)品和技術(shù)，并幫助客戶不斷打破性能極限。其中一些應(yīng)用需要與先進(jìn)的模擬/數(shù)字轉(zhuǎn)換器（ADC）和數(shù)字/模擬轉(zhuǎn)換器（DAC）進(jìn)行對接——可由JESD204C完美地完成這項(xiàng)任務(wù)。
長期以來，Achronix為不同行業(yè)的數(shù)據(jù)密集型和高帶寬應(yīng)用提供了創(chuàng)新性的FPGA產(chǎn)品和技術(shù)，并幫助客戶不斷打破性能極限。其中一些應(yīng)用需要與先進(jìn)的模擬/數(shù)字轉(zhuǎn)換器（ADC）和數(shù)字/模擬轉(zhuǎn)換器（DAC）進(jìn)行對接——可由JESD204C完美地完成這項(xiàng)任務(wù)。
JESD204B/C是由JEDEC定義和開發(fā)的高速數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)減少了高速數(shù)據(jù)轉(zhuǎn)換器和其他高性能器件（如Achronix Speedster7t FPGA）之間的數(shù)據(jù)輸入和輸出數(shù)量。這種數(shù)字和模擬信號鏈的組合使設(shè)計(jì)人員能夠獲得簡化的小尺寸電路板布局，同時(shí)不會(huì)對終端系統(tǒng)的性能產(chǎn)生不利影響，從而使設(shè)計(jì)人員受益。通過高速通用I/O（GPIO）或SerDes通道來實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換器件之間的接口/互連。
Achronix在其Speedster7t FPGA器件上已經(jīng)實(shí)現(xiàn)了JESD204C接口，使客戶能夠使用他們所選擇的ADC或DAC。由于是在同構(gòu)FPGA架構(gòu)上實(shí)現(xiàn)了軟的JESD204C接口，客戶可以使用他們喜歡的ADC/DAC器件并使其設(shè)計(jì)實(shí)現(xiàn)定制化。本文討論了基于Achronix Speedster7t FPGA器件的JESD204C解決方案。
Achronix JESD204C解決方案支持該標(biāo)準(zhǔn)提及的所有功能，并對以前的版本進(jìn)行改善。旨在實(shí)現(xiàn)由標(biāo)準(zhǔn)機(jī)構(gòu)提出的所有的四個(gè)目標(biāo)：
提高通道速率以支持所需的更高總帶寬——Achronix的解決方案目前支持每SerDes通道高達(dá)24.75 Gbps的數(shù)據(jù)速率。SerDes可以支持32 Gbps的JESD204C上限通道速率。用于測試設(shè)計(jì)的數(shù)據(jù)轉(zhuǎn)換器使用的是Analog Devices（ADI）的AD9082，它支持的最大數(shù)據(jù)速率為24.75 Gbps。
提升有效載荷傳輸效率——Achronix的用戶可以使用FPGA邏輯來對其設(shè)計(jì)進(jìn)行定制和優(yōu)化。
鏈路穩(wěn)健性——Achronix的解決方案展示了在單通道和多通道模式鏈路的高度穩(wěn)健性，同時(shí)保持確定性的延遲。例如，對于那些沒有量化效應(yīng)的模式，采樣率可以達(dá)到AD9082支持的最高極限。
向后兼容先前的JESD204B版本——Achronix將會(huì)提供JESD204B解決方案。
實(shí)驗(yàn)室測試方案
Achronix已成功實(shí)現(xiàn)并演示了Speedster7t JESD204C的解決方案，該解決方案可連ADI的AD9082，AD9082帶有四通道16位DAC和雙通道12位ADC轉(zhuǎn)換件。實(shí)驗(yàn)環(huán)回設(shè)置（如圖1所示）包括以下組件：
·Bittware的VectorPath S7t-VG6加速卡。板上使用的是Achronix Speedster7t FPGA器件。
·連接VectorPath和ADI的EVAL-AD9082連接器。Achronix開發(fā)了一塊4-lane的QSFP到FMC的連接器，如果有需要的話，還可以調(diào)整為8通道或16通道。
·配備FMC連接器的ADI EVAL-AD9082 ADC/DAC板卡。
·所需的測試設(shè)備和其它配件。
圖1：連接VectorPath和ADI的EVAL-AD9082連接器板卡
實(shí)驗(yàn)設(shè)置給發(fā)送（Tx）的和接收（Rx）的方向上提供完整的信號鏈。各組件的功能如下：
在VectorPath加速卡上的Speedster7t AC7t1500 FPGA器件中實(shí)現(xiàn)JESD204C發(fā)送/接收IP功能。通過連接的PC上的Linux控制臺運(yùn)行特定的測試腳本。
Speedster7t SerDes通道通過定制的FMC-QSFP連接器板卡連接到ADC/DAC。QSFP28模塊支持四個(gè)SerDes通道，每個(gè)通道的運(yùn)行速度為24.75 Gbps。
通過所連PC調(diào)用API，完成對ADI的AD9082-FMCA-EBZ評估板上數(shù)千個(gè)寄存器進(jìn)行編程配置。另外，也可以使用FPGA上的軟CPU核或SoC中的硬CPU核對寄存器進(jìn)行編程配置。
外部時(shí)鐘源使VectorPath加速卡和AD9082-FMCA-EBZ評估板同步。也可以通過使用AD9082-FMCA-EBZ上的振蕩器來生成內(nèi)部時(shí)鐘，并通過FMC-QSFP連接器饋送到VectorPath加速卡。
由一個(gè)任意波形發(fā)生器（AWG）產(chǎn)生波形被通過外部直傳送給ADC0和ADC1。
環(huán)回發(fā)生在Speedster7t FPGA內(nèi)部，處于JESD204C接收和發(fā)送模塊之間，而DAC輸出顯示在示波器上。
DAC0和DAC1輸出的預(yù)期波形顯示在連接的示波器上。
圖2：四通道環(huán)回示例
上圖顯示了一個(gè)四通道環(huán)回配置。信號路徑為AWG（I/Q信號）→AD9082-FMCA-EBZ（ADC）→FMC QSFP56→Speedster7t JESD204C Rx→環(huán)回→Speedster7t JESD204C Tx→FMC QSFP56→AD9082-FMCA-EBZ （DAC）→示波器。
AD9082-FMCA-EBZ的ADC0和ADC1的輸入I/Q波形具有相同的頻率，但相位相差90度。頻率取決于AD9082-FMCA-EBZ支持的模式，該設(shè)置可以在最小且可接受的抖動(dòng)下，實(shí)現(xiàn)該特定模式所聲明的最高頻率。
基于Speedster7t FPGA器件，實(shí)現(xiàn)的先進(jìn)的Achronix JESD204C解決方案，可以實(shí)現(xiàn)JESD204C數(shù)據(jù)轉(zhuǎn)換器所支持的最高速率。該解決方案為連接的ADC/DAC設(shè)備提供了一個(gè)與供應(yīng)商無關(guān)的接口，從而支持客戶可以選擇他們喜歡的ADC/DAC供應(yīng)商。
（作者：Manish Sinha，Achronix戰(zhàn)略規(guī)劃與業(yè)務(wù)發(fā)展部）
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
傳感器技術(shù)在構(gòu)建實(shí)時(shí)監(jiān)控系統(tǒng)中的作用
設(shè)計(jì)三相PFC請務(wù)必優(yōu)先考慮這幾點(diǎn)！
如何在下一代 MCU 應(yīng)用中實(shí)現(xiàn)投影顯示
